原理圖設(shè)計(jì)是產(chǎn)品設(shè)計(jì)的理論基礎(chǔ)，設(shè)計(jì)一份規(guī)范的原理圖對(duì)設(shè)計(jì)PCB、跟機(jī)、做客戶資料具有指導(dǎo)性意義，是做好一款產(chǎn)品的基礎(chǔ)。原理圖設(shè)計(jì)基本要求: 規(guī)范、清晰、準(zhǔn)確、易讀。

　　因此制定《原理圖設(shè)計(jì)規(guī)范》的目的和出發(fā)點(diǎn)是為了培養(yǎng)硬件開發(fā)人員嚴(yán)謹(jǐn)、務(wù)實(shí)的工作作風(fēng)和嚴(yán)肅、認(rèn)真的工作態(tài)度，增強(qiáng)硬件開發(fā)人員的責(zé)任感和使命感，提高工作效率和開發(fā)成功率，保證產(chǎn)品質(zhì)量。

　　原理圖設(shè)計(jì)基本原則：

　　1、確定需求：

　　詳細(xì)理解設(shè)計(jì)需求，從需求中整理出電路功能模塊和性能指標(biāo)要求等。

　　2、確定核心CPU：

　　根據(jù)功能和性能需求制定總體設(shè)計(jì)方案，對(duì)CPU進(jìn)行選型，CPU選型有以下幾點(diǎn)要求：

　　性價(jià)比高;

　　容易開發(fā)：硬件調(diào)試工具種類多，參考設(shè)計(jì)多，軟件資源豐富，成功案例多;

　　可擴(kuò)展性好。

　　3、參考成功案例：

　　針對(duì)已經(jīng)選定的CPU芯片，選擇一個(gè)與我們需求比較接近的成功參考設(shè)計(jì)，一般CPU生產(chǎn)商或他們的合作方都會(huì)對(duì)每款CPU芯片做若干開發(fā)板進(jìn)行驗(yàn)證，廠家公開給用戶的參考設(shè)計(jì)圖雖說不是產(chǎn)品級(jí)的東西，也應(yīng)該是經(jīng)過嚴(yán)格驗(yàn)證的，否則也會(huì)影響到他們的芯片推廣應(yīng)用，縱然參考他們?cè)O(shè)計(jì)的外圍電路有可推敲的地方，CPU本身的管腳連接使用方法也絕對(duì)是值得我們信賴的，當(dāng)然如果萬一出現(xiàn)多個(gè)參考設(shè)計(jì)某些管腳連接方式不同，可以細(xì)讀CPU芯片手冊(cè)和勘誤表，或者找廠商確認(rèn)。

　　另外在設(shè)計(jì)之前，最好我們能外借或者購(gòu)買一塊選定的參考板進(jìn)行軟件驗(yàn)證，如果沒問題那么硬件參考設(shè)計(jì)也是可以信賴的，但要注意一點(diǎn)，現(xiàn)在很多CPU都有若干種啟動(dòng)模式，我們要選一種最適合的啟動(dòng)模式，或者做成兼容設(shè)計(jì)。

　　4、對(duì)外圍器件選型：

　　根據(jù)需求對(duì)外設(shè)功能模塊進(jìn)行元器件選型，元器件選型應(yīng)該遵守以下原則：

　　普遍性原則：所選的元器件要被廣泛使用驗(yàn)證過的盡量少使用冷偏芯片，減少風(fēng)險(xiǎn);

　　高性價(jià)比原則：在功能、性能、使用率都相近的情況下，盡量選擇價(jià)格比較好的元器件，減少成本;

　　采購(gòu)方便原則：盡量選擇容易買到，供貨周期短的元器件;

　　持續(xù)發(fā)展原則：盡量選擇在可預(yù)見的時(shí)間內(nèi)不會(huì)停產(chǎn)的元器件;

　　可替代原則：盡量選擇pin to pin兼容種類比較多的元器件;

　　向上兼容原則：盡量選擇以前老產(chǎn)品用過的元器件;

　　資源節(jié)約原則：盡量用上元器件的全部功能和管腳。

　　5、設(shè)計(jì)外圍電路

　　對(duì)選定的CPU參考設(shè)計(jì)原理圖外圍電路進(jìn)行修改，修改時(shí)對(duì)于每個(gè)功能模塊都要找至少3個(gè)相同外圍芯片的成功參考設(shè)計(jì)，如果找到的參考設(shè)計(jì)連接方法都是完全一樣的，那么基本可以放心參照設(shè)計(jì)，但即使只有一個(gè)參考設(shè)計(jì)與其他的不一樣，也不能簡(jiǎn)單地少數(shù)服從多數(shù)，而是要細(xì)讀芯片數(shù)據(jù)手冊(cè)，深入理解那些管腳含義，多方討論，聯(lián)系芯片廠技術(shù)支持，最終確定科學(xué)、正確的連接方式，如果仍有疑義，可以做兼容設(shè)計(jì)。這是整個(gè)原理圖設(shè)計(jì)過程中最關(guān)鍵的部分，我們必須做到以下幾點(diǎn)：

　　對(duì)于每個(gè)功能模塊要盡量找到更多的成功參考設(shè)計(jì)，越難的應(yīng)該越多，成功參考設(shè)計(jì)是“前人”的經(jīng)驗(yàn)和財(cái)富，我們理當(dāng)借鑒吸收，站在“前人”的肩膀上，也就提高了自己的起點(diǎn);

　　要多向權(quán)威請(qǐng)教、學(xué)習(xí)，但不能迷信權(quán)威，因?yàn)槿巳硕加姓J(rèn)知誤差，很難保證對(duì)哪怕是最了解的事物總能做出最科學(xué)的理解和判斷，開發(fā)人員一定要在廣泛調(diào)查、學(xué)習(xí)和討論的基礎(chǔ)上做出最科學(xué)正確的決定;

　　如果是參考已有的老產(chǎn)品設(shè)計(jì)，設(shè)計(jì)中要留意老產(chǎn)品有哪些遺留問題，這些遺留問題與硬件哪些功能模塊相關(guān)，在設(shè)計(jì)這些相關(guān)模塊時(shí)要更加注意推敲，不能機(jī)械照抄原來設(shè)計(jì)。

　　6、原理圖設(shè)計(jì)時(shí)遵循的基本原則

　　硬件原理圖設(shè)計(jì)還應(yīng)該遵守一些基本原則，這些基本原則要貫徹到整個(gè)設(shè)計(jì)過程，雖然成功的參考設(shè)計(jì)中也體現(xiàn)了這些原則，但因?yàn)槲覀兛赡苁恰捌础背鰜淼脑韴D，所以我們還是要隨時(shí)根據(jù)這些原則來設(shè)計(jì)審查我們的原理圖，這些原則包括：

　　數(shù)字電源和模擬電源分割;

　　數(shù)字地和模擬地分割，單點(diǎn)接地，數(shù)字地可以直接接機(jī)殼地(大地)，機(jī)殼必須接大地;

　　各功能塊布局要合理, 整份原理圖需布局均衡. 避免有些地方很擠,而有些地方又很松, 同PCB 設(shè)計(jì)同等道理;

　　可調(diào)元件(如電位器), 切換開關(guān)等對(duì)應(yīng)的功能需標(biāo)識(shí)清楚;

　　重要的控制或信號(hào)線需標(biāo)明流向及用文字標(biāo)明功能;

　　元件參數(shù)/數(shù)值務(wù)求準(zhǔn)確標(biāo)識(shí). 特別留意功率電阻一定需標(biāo)明功率值, 高耐壓的濾波電容需標(biāo)明耐壓值;

　　保證系統(tǒng)各模塊資源不能沖突，例如：同一I2C總線上的設(shè)備地址不能相同，等等;

　　閱讀系統(tǒng)中所有芯片的手冊(cè)(一般是設(shè)計(jì)參考手冊(cè))，看它們的未用輸入管腳是否需要做外部處理，如果需要一定要做相應(yīng)處理，否則可能引起芯片內(nèi)部振蕩，導(dǎo)致芯片不能正常工作;

　　在不增加硬件設(shè)計(jì)難度的情況下盡量保證軟件開發(fā)方便，或者以小的硬件設(shè)計(jì)難度來?yè)Q取更多方便、可靠、高效的軟件設(shè)計(jì)，這點(diǎn)需要硬件設(shè)計(jì)人員懂得底層軟件開發(fā)調(diào)試，要求較高;

　　功耗問題;

　　產(chǎn)品散熱問題，可以在功耗和發(fā)熱較大的芯片增加散熱片或風(fēng)扇，產(chǎn)品機(jī)箱也要考慮這個(gè)問題，不能把機(jī)箱做成保溫盒，電路板對(duì)“溫室”是感冒的;還要考慮產(chǎn)品的安放位置，最好是放在空間比較大，空氣流動(dòng)暢通的位置，有利于熱量散發(fā)出去。

　　7、原理圖審核

　　硬件原理圖設(shè)計(jì)完成之后，設(shè)計(jì)人員應(yīng)該按照以上步驟和要求首先進(jìn)行自審，自審后要達(dá)到有95%以上把握和信心，然后再提交他人審核，其他審核人員同樣按照以上要求對(duì)原理圖進(jìn)行嚴(yán)格審查，如發(fā)現(xiàn)問題要及時(shí)進(jìn)行討論分析，分析解決過程同樣遵循以上原則、步驟。

　　8、原理圖設(shè)計(jì)基本要求

　　只要開發(fā)和審核人員都能夠嚴(yán)格按以上要求進(jìn)行電路設(shè)計(jì)和審查，我們就有理由相信，所有硬件開發(fā)人員設(shè)計(jì)出的電路板一版成功率都會(huì)很高的，所以提出以下幾點(diǎn)：

　　設(shè)計(jì)人員自身應(yīng)該保證原理圖的正確性和可靠性，要做到設(shè)計(jì)即是審核，嚴(yán)格自審，不要把希望寄托在審核人員身上，設(shè)計(jì)出現(xiàn)的任何問題應(yīng)由設(shè)計(jì)人員自己承擔(dān)，其他審核人員不負(fù)連帶責(zé)任;

　　其他審核人員雖然不承擔(dān)連帶責(zé)任，也應(yīng)該按照以上要求進(jìn)行嚴(yán)格審查，一旦設(shè)計(jì)出現(xiàn)問題，同樣反映了審核人員的水平、作風(fēng)和態(tài)度;

　　普通原理圖設(shè)計(jì)，包括老產(chǎn)品升級(jí)修改，原則上要求原理圖一版成功，最多兩版封板，超過兩版將進(jìn)行績(jī)效處罰;

　　對(duì)于功能復(fù)雜，疑點(diǎn)較多的全新設(shè)計(jì)，原則上要求原理圖兩版內(nèi)成功，最多三版封板，超過三版要進(jìn)行績(jī)效處罰;

　　原理圖封板標(biāo)準(zhǔn)為：電路板沒有任何原理性飛線和其他處理點(diǎn);

　　每張?jiān)韴D都需有公司的標(biāo)準(zhǔn)圖框,并標(biāo)明對(duì)應(yīng)圖紙的功能,文件名,制圖人名/確認(rèn)人名, 日期, 版本號(hào);

　　對(duì)于重點(diǎn)設(shè)計(jì)的相關(guān)模擬電路產(chǎn)品，沒有主用芯片、外圍芯片以及芯片與芯片之間的連接方面的問題。所以，元器件的選項(xiàng)尤為重要，對(duì)于硬件設(shè)計(jì)的一些基本原則一定要注意。

　　9、原理圖設(shè)計(jì)規(guī)范Checklist

　　No.類別描述

　　1檢視規(guī)則原理圖需要進(jìn)行檢視，提交集體檢視是需要完成自檢，確保沒有低級(jí)問題。

　　2檢視規(guī)則原理圖要和公司團(tuán)隊(duì)和可以邀請(qǐng)的專家一起進(jìn)行檢視。

　　3檢視規(guī)則第一次原理圖發(fā)出進(jìn)行集體檢視后所有的修改點(diǎn)都需要進(jìn)行記錄。

　　4檢視規(guī)則正式版本的原理圖在投板前需要經(jīng)過經(jīng)理的審判。

　　5差分網(wǎng)絡(luò)原理圖中差分線的網(wǎng)絡(luò)，芯片管腳處的P和N與網(wǎng)絡(luò)命令的P和N應(yīng)該一一對(duì)應(yīng)。

　　6單網(wǎng)絡(luò)原理圖中所有單網(wǎng)絡(luò)需要做一一確認(rèn)。

　　7空網(wǎng)絡(luò)原理圖中所有空網(wǎng)絡(luò)需要做一一確認(rèn)。

　　8網(wǎng)格1、原理圖繪制中要確認(rèn)網(wǎng)格設(shè)置是否一致。

　　2、原理圖中沒有網(wǎng)格最小值設(shè)置不一致造成網(wǎng)絡(luò)未連接的情況。

　　9網(wǎng)絡(luò)屬性確認(rèn)網(wǎng)絡(luò)是全局屬性還是本地屬性

　　10封裝庫(kù)1、原理圖中器件的封裝與手冊(cè)一致。

　　2、原理圖器件是否是標(biāo)準(zhǔn)庫(kù)的symbol。

　　11繪制要求原理圖中器件的封裝與手冊(cè)一致。

　　12指示燈設(shè)計(jì)默認(rèn)由電源點(diǎn)亮的指示燈和由MCU點(diǎn)滅的指示燈，便于故障時(shí)直觀判斷電源問題還是MCU問題

　　13網(wǎng)口連接器確認(rèn)網(wǎng)口連接器的開口方向、是否帶指示燈以及是否帶PoE

　　14網(wǎng)口變壓器確認(rèn)變壓器選型是否滿足需求，比如帶PoE

　　15按鍵確認(rèn)按鍵型號(hào)是直按鍵還是側(cè)按鍵

　　16電阻上下拉同一網(wǎng)絡(luò)避免重復(fù)上拉或者下拉

　　17OD門芯片的OD門或者OC門的輸出管腳需要上拉

　　18匹配高速信號(hào)的始端和末端需要預(yù)留串阻

　　19三極管三極管電路需要考慮通流能力

　　20可測(cè)試性在單板的關(guān)鍵電路和芯片附近增加地孔，便于測(cè)試

　　21連接器防呆連接器選型時(shí)需要選擇有防呆設(shè)計(jì)的型號(hào)

　　22仿真低速時(shí)鐘信號(hào)，一驅(qū)動(dòng)總線接口下掛器件的驅(qū)動(dòng)能力、匹配方式、接口時(shí)序必須經(jīng)過仿真確認(rèn)，例如MDC/MDIO、IIC、PCI、Local bus

　　23仿真電路中使用電感、電容使用合適Q值，可以通過仿真。

　　24時(shí)序確認(rèn)上電時(shí)序是否滿足芯片手冊(cè)和推薦電路要求。

　　25時(shí)序確認(rèn)下電時(shí)序是否滿足芯片手冊(cè)和推薦電路要求。

　　26時(shí)序確認(rèn)復(fù)位時(shí)序是否滿足芯片手冊(cè)和推薦電路要求。

　　27復(fù)位開關(guān)單板按鍵開關(guān)設(shè)計(jì)，要防止長(zhǎng)按按鍵，單板掛死問題，建議按鍵開關(guān)設(shè)計(jì)只產(chǎn)生一段短脈寬低電平。

　　28復(fù)位設(shè)計(jì)復(fù)位信號(hào)設(shè)計(jì)

　　(1)依據(jù)芯片要求進(jìn)行上下拉

　　(2)確認(rèn)芯片復(fù)位的默認(rèn)狀態(tài)

　　(3)Peset信號(hào)并聯(lián)幾十PF的電容濾波，優(yōu)化信號(hào)質(zhì)量。

　　(4)復(fù)位信號(hào)保證型號(hào)完整性。

　　29復(fù)位所有接口和光模塊默認(rèn)處于復(fù)位狀態(tài)。

　　30電平匹配不同電平標(biāo)準(zhǔn)互連，關(guān)注電壓、輸入輸出門限、匹配方式。

　　31功耗詳細(xì)審查各個(gè)芯片的功耗設(shè)計(jì)，計(jì)算出單板各個(gè)電壓的最大功耗，選擇有一定余量的電源。

　　32緩啟熱插拔電路要進(jìn)行緩啟動(dòng)設(shè)計(jì)

　　33磁珠小電壓大電流(安培級(jí))值電源輸出端口的磁珠，需要考慮磁珠壓降

　　34連接器板間電源連接器通流能力及壓降留有預(yù)量

　　35標(biāo)識(shí)扣板與母板插座網(wǎng)絡(luò)標(biāo)識(shí)是否一致，前后插卡連機(jī)器管腳信號(hào)要一一對(duì)應(yīng)。

　　36電平匹配一驅(qū)多信號(hào)要根據(jù)仿真結(jié)果進(jìn)行阻抗匹配，確定是否加始端或末端匹配電阻

　　37匹配電平原理圖設(shè)計(jì)要關(guān)注廠家器件資料的說明，輸入輸出都會(huì)有明確的匹配要求。

　　38二級(jí)管使用在控制、檢測(cè)、電源合入等電路中的二極管，必須考慮二極管反向漏電流是否滿足設(shè)計(jì)要求。

　　39MOSCMOS器件未使用的輸入/輸出管腳需按照器件手冊(cè)要求處理，手冊(cè)未要求的必須與廠家確認(rèn)處理方式。

　　40溫感關(guān)鍵器件尤其的溫度要進(jìn)行監(jiān)控

　　41244/245有上、下拉需要的信號(hào)在經(jīng)過沒有輸出保持功能的總線驅(qū)動(dòng)器后，需要在總線驅(qū)動(dòng)器的輸入、輸出端加上下拉。

　　42244/245244/245如果不帶保持功能，則必須將不用的輸入管腳上下拉。

　　43時(shí)鐘晶振管腳直接輸出的信號(hào)禁止直接1驅(qū)多，多個(gè)負(fù)載會(huì)影響信號(hào)質(zhì)量，建議采用1對(duì)1的方式。

　　44時(shí)鐘晶體的xt-out和時(shí)鐘驅(qū)動(dòng)器相連需要0402串阻，阻值選擇不能影響單板起震。

　　45時(shí)鐘鎖相環(huán)電路及參數(shù)的選取必須經(jīng)過專項(xiàng)計(jì)算。

　　46時(shí)鐘時(shí)鐘環(huán)路濾波陶瓷電容優(yōu)選NPO介質(zhì)電容。

　　47時(shí)鐘確認(rèn)信號(hào)擺幅，jitter等是否超出器件要求。

　　48時(shí)鐘確認(rèn)時(shí)鐘器件在中心頻率、工作電壓、輸出電平、占空比、相位等各項(xiàng)指標(biāo)上能完全滿足要求。

　　49DDRDDR等存儲(chǔ)器接口都要有時(shí)鐘頻率降額設(shè)計(jì)。

　　50DDR對(duì)于可靠性要求較高的單板建議在RAM開發(fā)中滿足ECC設(shè)計(jì)規(guī)則要求。

　　51DDRDDR的VTT電源濾波要做到Vtt電阻和綠寶電容的搭配。

　　52PHYMDC/MDIO采用一驅(qū)多的匹配方式，主器件經(jīng)過串阻-》上拉電阻-》串阻到從器件，串阻要放置在兩端。

　　53PHY1對(duì)多的控制，PHY需要預(yù)留地址信號(hào)，用于控制。

　　54PHYCAM等芯片功耗根據(jù)訪問條件和溫度，功耗變化較大，設(shè)計(jì)時(shí)要要仔細(xì)查詢器件手冊(cè)，明確功耗和廠家芯片的關(guān)系。

　　55PHY設(shè)備有光模塊接口是，光模塊內(nèi)部串接10nf電容，鏈路不需要進(jìn)行重復(fù)設(shè)計(jì)。

　　56散熱器選擇散熱器時(shí)，要考慮到散熱器的重量和與設(shè)備的結(jié)合方式。

　　57I2C設(shè)備通過I2C進(jìn)行互聯(lián)時(shí)，可以使用芯片內(nèi)I2C模塊，也可以通過I2C模塊。

　　58電容單板中射頻相關(guān)部分設(shè)計(jì)的時(shí)候，需要旁路，濾波電容，針對(duì)不同的干擾頻率要選擇不同容值的濾波電容。

　　59電容電容并聯(lián)設(shè)計(jì)時(shí)，要計(jì)算或通過仿真分析諧振點(diǎn)，避免可能會(huì)出現(xiàn)的諧振問題。

　　60電容濾波電容的設(shè)計(jì)要關(guān)注對(duì)控制管腳的影響。

　　61電容沒有使用的管腳如何使用需要參考芯片手冊(cè)和demo板的設(shè)計(jì)去關(guān)注這些管腳的設(shè)計(jì)是否合理。

　　62特征阻抗對(duì)PCB布線的特征阻抗有特殊要求時(shí)，需要在原理圖或者給互連工程師的需求文檔中進(jìn)行特殊說明。

　　63復(fù)位設(shè)計(jì)關(guān)鍵功能器件應(yīng)該預(yù)留獨(dú)立的復(fù)位設(shè)計(jì)。

　　64復(fù)位設(shè)計(jì)很多Flash都有rst的管腳，為滿足啟動(dòng)階段的軟件功能實(shí)現(xiàn)要求，在

　　65射頻濾波視頻放大器的電源設(shè)計(jì)時(shí)要添加合適的濾波電容，防止電源噪聲對(duì)射頻信號(hào)質(zhì)量造成本良影響。

　　66射頻濾波電源、功率電路設(shè)計(jì)是應(yīng)用電需要考慮電阻的功率特性的選擇。

　　67可測(cè)試性部分功能模塊要保持可以長(zhǎng)工狀態(tài)，利于進(jìn)行硬件測(cè)試。

　　68射頻電路直流偏置電路是否需要使能控制，控制電壓精度是否滿足放大器的要求。

　　69射頻電路保證前級(jí)可能輸出的最大RF峰值功率小于后級(jí)級(jí)聯(lián)器件的最大極限輸入功率3dB左右，需要關(guān)注信號(hào)峰值和過沖對(duì)器件過功率的影響。

　　70射頻電路射頻器件功率放大器的中心散熱焊盤在原理圖上必須接地。

　　71射頻電路具備on/off的射頻器件功能，在off狀態(tài)下隔離度有問題，隔離度影響收發(fā)的干擾情況，干擾信號(hào)需要保持在合理電平內(nèi)，否則影響套片正常工作。

　　72射頻電路PA的RF發(fā)送端鏈路PA外圍電路正價(jià)負(fù)反饋設(shè)計(jì)防止燒PA。

　　73射頻電路射頻接收電路，需要在接收機(jī)和套片之間預(yù)留PI型位置，調(diào)試接收靈敏度。

　　74電源確保所有的電源轉(zhuǎn)換模塊OCP/OVP點(diǎn)(過流保護(hù)點(diǎn)和過壓保護(hù)點(diǎn))設(shè)定正確

　　75電源電源的帶負(fù)載能力是否足夠，相數(shù)是否足夠，能提供足夠大的電流、功率給CPU,Chipset等(1相按最大20A計(jì)算，保守15A)

　　76電源PWM單相頻率范圍是200K-600K;集成MOS的可以達(dá)到1MHz

　　77電源輸入電容的Ripple current(參考2700mA);電容Ripple Current小會(huì)導(dǎo)致電容發(fā)熱，影響壽命

　　78電源輸出電容的ESR是否足夠小

　　79電源電容的耐壓是否滿足，同時(shí)滿足降額

　　80電源H-MOS導(dǎo)通時(shí)間短;L-MOS導(dǎo)通時(shí)間長(zhǎng)

　　81電源H-Side MOSFET要選擇導(dǎo)通速度快的

　　82電源L-Side MOSFET要選擇Rds(on)低的

　　83電源線性電源的損耗P=Δv*i，一般，1顆LDO可承受的功率損耗Pmax*Junction=器件Temp，保證器件temp與環(huán)境Temp之和小于MOS的最大工作溫度的80%。

　　84電源單板上同一電源和地名稱要統(tǒng)一

　　85 電源單相PWM driver 的BOOT Pin與phase端接0.1uF電容.核對(duì)BOOT電容，是否耐壓值為50V。H-MOS導(dǎo)通之后，BOOT Pin電壓達(dá)24V，Phase端12V。

　　86電源H-side Gate上預(yù)留0ohm電阻，防止High side MOS因Vgs過大被擊穿

　　87電源Feedback電路設(shè)置是否準(zhǔn)確;在電路上注釋反饋電壓計(jì)算公式。

　　88電源GND和AGND電路要分開,但最后要通過一點(diǎn)進(jìn)行連接。如果是chipset的 AGND電流很大，可直接與GND相連，不需要連接0OHM,否則通流不夠。

　　89電源PWROK的上拉要用對(duì)應(yīng)的電源去上拉。

　　90電源有些模塊線路copy過來后，需要注意AGND屬性要更改，最好能賦予net名字,比如經(jīng)常會(huì)遇到兩個(gè)P1V1的AGND起的名字一樣。

　　91電源確認(rèn)電感封裝，核對(duì)飽和電流是否滿足電路需求。電感封裝越大，過電流能力越強(qiáng)，電感的飽和電流應(yīng)該大于電路的OCP電流。

　　92電源確認(rèn)補(bǔ)償線路，保證足夠的穿越頻率，以及相位裕度。

　　93電源核對(duì)LDO的最大壓差是否滿足器件的要求(輸入的電壓范圍和輸出的電壓范圍)

　　94FPGA確認(rèn)輸入輸出的邏輯電平是否正確;電平類型:GTL,OD,LVCMOS33、LVCOM25、LVDS等。確認(rèn)芯片和CPLD/FPGA之間的邏輯電平是否匹配，避免兩邊電平不一致。

　　95FPGACPLD的GPIO信號(hào)作為輸出管腳控制時(shí)序時(shí)，需要將此Pin通過4.7K至10K電阻做下拉處理

　　96FPGACPLD的JTAG接口需要連至Header上，注意Header的Pin腳定義符合燒錄器要求，JTAG信號(hào)預(yù)留ESD保護(hù)電路。

　　97FPGA空余的沒有使用的GPIO Pin接到LED上，一般3-4個(gè)LED即可。

　　98FPGA對(duì)于同一功能的GPIO盡量只選用同一個(gè)Pin(Reset信號(hào)除外)

　　99FPGA不同bank的電平跟這個(gè)bank的VCCIO電平有關(guān)

　　100FPGAFPGA外接ROM時(shí)，需在原理圖里面標(biāo)注1,2,3順序(順序不對(duì)會(huì)出現(xiàn)燒錄不了的問題)。確保信號(hào)連接之間接口電平是否正確，是否需要采用levelshift設(shè)計(jì)

　　101FPGACPLD core電和IO電時(shí)序，一般要求core電要早于IO電，否則，輸出信號(hào)需要加下拉電阻。(一般情況下core電都早于IO電壓，Core起來之后IO狀態(tài)就可以固定了。具體要求參考廠家器件資料)

　　102FPGAFPGA的MGT Bank如果不用時(shí)，RX信號(hào)需要接地處理。

　　103FPGA MGT Bank指可配置為高速接口的bank，例如xilinx的GTP，GTX接口bank，不用時(shí)要對(duì)RX信號(hào)處理

　　104FPGA在原理設(shè)計(jì)期間必須向CPLD編程人員提供規(guī)范的CPLD需求文件

　　105FPGA在CPLD需求文件必須指定每個(gè)管腳的輸入和輸出狀態(tài)。

　　106FPGA對(duì)于CPLD盡可能的少用時(shí)序邏輯，多使用組合邏輯，盡可能用簡(jiǎn)單邏輯代替復(fù)雜邏輯

　　107FPGA設(shè)計(jì)人員提供的邏輯需求要避免競(jìng)爭(zhēng)和冒險(xiǎn)，即用CPLD輸出的信號(hào)做其他邏輯的輸入判定

　　108FPGA有支持I2C的設(shè)計(jì)需求，要事先規(guī)劃好系統(tǒng)I2C拓?fù)?，在芯片選型時(shí)要考慮預(yù)留邏輯空間。(BMC如果I2C資源夠用，CPLD單獨(dú)占用一組I2C總線)

　　109連接器高速連接器的帶寬要按照1.5-2倍選擇

　　110連接器確認(rèn)connector在PCB上的Pin定義方式

　　111連接器兩塊對(duì)插板connector的對(duì)應(yīng)Pin腳信號(hào)定義是否一致，對(duì)于多塊單板互連，需要確認(rèn)對(duì)應(yīng)連接器的物理位置是否正確。

　　112連接器根據(jù)板厚來確定是否可以選用焊接件和壓接器件

　　113連接器一般連接器應(yīng)注意母端有長(zhǎng)短針，因此需母端定義電源和GND

　　114連接器高速信號(hào)連接器，高速信號(hào)周圍的GND Pin一定接地

　　115連接器高速信號(hào)連接器，定義信號(hào)時(shí)，注意TX，RX在連接器上的分布，避免TX/RX混在一起(避免cross talk)

　　116連接器作為一個(gè)由兩個(gè)連接器拼成的接口，需選擇同一廠商，同一類型連接器

　　117連接器SMD連接器選擇時(shí)，其上面要有一個(gè)平面，便于工程的高速機(jī)吸嘴吸取不易脫落。Packing優(yōu)先選擇盤裝，不用管狀的。

　　118連接器盡量能夠統(tǒng)一為焊接器件或壓接器件

　　119連接器注意管腳長(zhǎng)度的選擇

　　120連接器在進(jìn)入layout布局之前務(wù)必提供各連接器位置順序圖

　　121連接器連接器選型時(shí)盡可能選擇通用的物料(兩家以上Source的)，保證一定的可替代性

　　122連接器連接器選型時(shí)需要考慮PCB的厚徑比(不能超過10:1)

　　123連接器網(wǎng)口連接器選擇時(shí)要關(guān)注連接器顏色，顏色不同會(huì)影響產(chǎn)品的外觀感知。

　　124連接器對(duì)于不同速率、種類的接口，如10GE、GE口、FE口、控制口、調(diào)試口的鞥可以通過面膜不同顏色進(jìn)行區(qū)分。

　　125連接器連接器選擇時(shí)需要關(guān)注是否有定位管腳，沒有定位管腳生產(chǎn)加工時(shí)可能會(huì)出現(xiàn)偏位。

　　126連接器連接器選擇時(shí)需要關(guān)注引腳長(zhǎng)度和PCB板厚的關(guān)系，引腳過長(zhǎng)在單板生產(chǎn)加工完成時(shí)需要減腳處理，引腳過短(如定位管腳)在單板加工時(shí)會(huì)出現(xiàn)上翹等現(xiàn)象。

　　127時(shí)鐘clock signal(除differential Signal外)，要預(yù)留可調(diào)節(jié)EMI 的電容位置，一般為10pF.

　　128時(shí)鐘PCI-E2.0 slot的clock signal 建議與控制芯片同源。

　　129時(shí)鐘當(dāng)Clockgen或Clock Buffer使用SYS供電時(shí)，應(yīng)注意網(wǎng)卡、CPLD等芯片的時(shí)鐘信號(hào)是否需要單獨(dú)的時(shí)鐘源

　　130時(shí)鐘所有Clockgen和Clock Buffer的SMbus接口上拉的電壓應(yīng)與IC的供電一致

　　131時(shí)鐘當(dāng)晶振或clock buffer輸出的電平和IC需要的電平不一致時(shí)需要加AC耦合和阻抗匹配電路，同時(shí)要注意SWING和CROSSPOINT設(shè)置是否正確。

　　132時(shí)鐘注意Ossilater的clock信號(hào)輸出電平，如果是LVPECL，外部需要加對(duì)地150ohm電阻。對(duì)于發(fā)射級(jí)耦合邏輯電路，需要在外圍提供地回流路徑。

　　133時(shí)鐘CPU的晶振應(yīng)盡量排布在晶振輸入引腳附近。無源晶振要加幾十皮法的電容;有源晶振可直接將信號(hào)引至CPU的晶振輸入腳。