針對后期元件裝配，特別是手工裝配元件，一般都得出 PCB 的裝配圖，用于元件放料定位之用，這時絲印位號就顯示出其必要性了。

　　初學(xué)畫PCB的朋友們一定有過這樣的操作，一個個手動調(diào)整元件的絲印位號，非常繁瑣枯燥，效率低下...

　　那有沒有什么好的解決方法呢?

　　生產(chǎn)時PCB上絲印位號可以進行顯示或者隱藏，但是不影響裝配圖的輸出。按快捷鍵“L”，按所有圖層關(guān)閉按鈕，即關(guān)閉所有層，再單獨勾選只打開絲印層及相對應(yīng)的阻焊層，即可對絲印進行調(diào)整了。

　　以下是絲印位號調(diào)整遵循的原則及常規(guī)推薦尺寸：

　　(1)絲印位號不上阻焊，放置絲印生產(chǎn)之后缺失。

　　(2)絲印位號清晰，字號推薦字寬/字高尺寸為4/25mil、5/30mil、6/45mil。

　　(3)保持方向統(tǒng)一性，一般一塊PCB上不要超過兩個方向擺放，推薦字母在左或在下，如圖11-21所示。

　　圖11-21絲印位號顯示方向

　　(4)對于一些擺布下的絲印標(biāo)識，可以用放置2D輔助線或者放置方塊進行標(biāo)記，方便讀取，如圖11-22所示。

　　圖11-22輔助線及方塊

　　絲印位號的調(diào)整方法

　　AltiumDesigner提供一個快速調(diào)整絲印的方法，即“元器件文本位置”功能，可以快速地把元件的絲印放置在元件的四周或者元件的中心。

　　(1)選中需要操作的元件。

　　(2)按快捷鍵“AP”，進入“元器件文本位置”對話框，如圖11-23所示，該對話框中提供“標(biāo)識符”和“注釋”兩種擺放方式，這里以“標(biāo)識符”為例進行說明。

　　(3)“標(biāo)識符”提供向上、向下、向右、向左、左上、左下、右上、右下幾種方向，可以與小鍵盤上的數(shù)字鍵進行對應(yīng)。通過對“元器件文本位置”命令設(shè)置快捷鍵的方法，想讓其快速地把選中元件的絲印位號放置到元件的上方時，在小鍵盤上按數(shù)字鍵“5”和“2”就可以完成此操作，如圖11-24所示。其他方向擺放類似。例如，按數(shù)字鍵“5”和“6”放置到元件的右方，按數(shù)字鍵“5”和“8”放置到元件的下方。

　　圖11-23“元器件文本位置”對話框

　　圖11-24絲印位號快速放置到元件的上方

　　PCB設(shè)計的一些小技巧

　　1、如何選擇PCB板材?

　　選擇PCB板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分。通常在設(shè)計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損(dielectricloss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)和介質(zhì)損在所設(shè)計的頻率是否合用。

　　2、如何避免高頻干擾?

　　避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加groundguard/shunttraces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。

　　3、在高速PCB設(shè)計中，如何解決信號的完整性問題?

　　信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(outputimpedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。

　　4、差分信號線中間可否加地線?

　　差分信號中間一般是不能加地線。因為差分信號的應(yīng)用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如fluxcancellation，抗噪聲(noiseimmunity)能力等。若在中間加地線，便會破壞耦合效應(yīng)。

　　5、在布時鐘時，有必要兩邊加地線屏蔽嗎?

　　是否加屏蔽地線要根據(jù)板上的串?dāng)_/EMI情況來決定，而且如對屏蔽地線的處理不好，有可能反而會使情況更糟。

　　6、allegro布線時出現(xiàn)一截一截的線段(有個小方框)如何處理?

　　出現(xiàn)這個的原因是模塊復(fù)用后，自動產(chǎn)生了一個自動命名的group，所以解決這個問題的關(guān)鍵就是重新打散這個group，在placementedit狀態(tài)下選擇group然后打散即可。

　　完成這個命令后，移動所有小框的走線敲擊ix00坐標(biāo)即可。

　　7、如何盡可能的達到EMC要求，又不致造成太大的成本壓力?

　　PCB板上會因EMC而增加的成本通常是因增加地層數(shù)目以增強屏蔽效應(yīng)及增加了ferritebead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計技巧提供幾個降低電路產(chǎn)生的電磁輻射效應(yīng)：

　　1)盡可能選用信號斜率(slewrate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。

　　2)注意高頻器件擺放的位置，不要太靠近對外的連接器。

　　3)注意高速信號的阻抗匹配，走線層及其回流電流路徑(returncurrentpath)，以減少高頻的反射與輻射。

　　4)在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計所需。

　　5)對外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassisground。

　　6)可適當(dāng)運用groundguard/shunttraces在一些特別高速的信號旁。但要注意guard/shunttraces對走線特性阻抗的影響。

　　7)電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。

　　8、2G以上高頻PCB設(shè)計，微帶的設(shè)計應(yīng)遵循哪些規(guī)則?

　　射頻微帶線設(shè)計，需要用三維場分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個場提取工具中規(guī)定。

　　9、PCB板上高速信號上的AC耦合靠近哪一端效果更好?

　　經(jīng)?？匆姴煌奶幚矸绞剑锌拷邮斩说?，有靠近發(fā)射端的。

　　我們先看看AC耦合電容的作用，無外乎三點：①source和sink端DC不同，所以隔直流;②信號傳輸時可能會串?dāng)_進去直流分量，所以隔直流使信號眼圖更好;③AC耦合電容還可以提供直流偏壓和過流的保護。說到底，AC耦合電容的作用就是提供直流偏壓，濾除信號的直流分量，使信號關(guān)于0軸對稱。

　　那為什么要添加這個AC耦合電容?當(dāng)然是有好處的，增加AC耦合電容肯定是使兩級之間更好的通信，可以改善噪聲容限。要知道AC耦合電容一般是高速信號阻抗不連續(xù)的點，并且會導(dǎo)致信號邊沿變得緩慢。

　　1)一些協(xié)議或者手冊會提供設(shè)計要求，我們按照designguideline要求放置。

　　2)沒有第一條的要求，如果是IC到IC，請靠近接收端放置。

　　3)如果是IC到連接器，請靠近連接器放置。

　　10、PCB在出廠時如何檢查是否達到了設(shè)計工藝要求?

　　很多PCB廠家在PCB加工完成出廠前，都要經(jīng)過加電的網(wǎng)絡(luò)通斷測試，以確保所有聯(lián)線正確。同時，越來越多的廠家也采用x光測試，檢查蝕刻或?qū)訅簳r的一些故障。對于貼片加工后的成品板，一般采用ICT測試檢查，這需要在PCB設(shè)計時添加ICT測試點。如果出現(xiàn)問題，也可以通過一種特殊的X光檢查設(shè)備排除是否加工原因造成故障。