圖解數(shù)字電路基礎(chǔ)

發(fā)布時(shí)間：2023-06-19作者：admin點(diǎn)擊：416

　　數(shù)字電路是利用電源電壓的高電平和低電平分別表示1和0，進(jìn)而實(shí)現(xiàn)信息的表達(dá)。

　　模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào)。處理模擬信號(hào)的電路就是模擬電路。

　　數(shù)字信號(hào)：隨時(shí)間不連續(xù)變化的信號(hào)，離散變化。處理數(shù)字信號(hào)的電路就是數(shù)字電路。

　　2、數(shù)值表達(dá)

　　我們常用的數(shù)值表達(dá)方式是十進(jìn)制，但在數(shù)字電路中采用的是二進(jìn)制，如下圖所示：

　　有符號(hào)二進(jìn)制：

　　3、比特和字節(jié)

　　比特：二進(jìn)制中的一個(gè)數(shù)字位稱為 binary digit，用bit表示，常簡寫為“b”

　　字節(jié)：1字節(jié)等于8比特，用byte表示，常簡寫為“B”。

　　4、1K 字節(jié)理解的差異

　　K、M、G、T 是表示大數(shù)據(jù)量時(shí)常用的單位。1K 的大小有 1000(10 的 3 次方)和 1024(2 的 10 次方)兩種計(jì)數(shù)方法。

　　通常，衡量計(jì)算機(jī)內(nèi)存和網(wǎng)絡(luò)數(shù)據(jù)包大小時(shí)，1K 相當(dāng)于 1024 比特。而在硬盤等存儲(chǔ)器的標(biāo)簽上記述的尺寸或物理學(xué)中的 1K 相當(dāng)于 1000。

　　5、反碼與補(bǔ)碼

　　反碼 = 原碼所有bit位取反

　　補(bǔ)碼 = 反碼+1

　　比如原碼=0101，則反碼=1010，補(bǔ)碼=1011

　　6、MOSFET 的結(jié)構(gòu)

　　目前數(shù)字電路基本上都是由 MOSFET 場效應(yīng)管構(gòu)成的。MOSFET 是一種在施加電壓后可以像開關(guān)一樣工作的半導(dǎo)體器件。MOSFET 有 P 型 MOSFET 和 N 型 MOSFET 兩種。

　　7、邏輯運(yùn)算與基本邏輯門電路

　　(1)邏輯運(yùn)算使用 AND(邏輯與)、OR(邏輯或)、NOT(邏輯非)三種基本運(yùn)算組合來實(shí)現(xiàn)各種運(yùn)算。

　　(2)CMOS 基本邏輯門電路

　　8、存儲(chǔ)元件

　　鎖存器(Latch)就是一種存儲(chǔ)元件，具有像閂鎖一樣鎖住并維持?jǐn)?shù)據(jù)的特性，通過組合基本的邏輯門可以實(shí)現(xiàn)。

　　(1)最簡單的鎖存器

　　由一個(gè)2輸入的AND門組成，將一路輸入與輸出連接形成回路。

　　(2)D鎖存器(Data Latch，D-Latch，數(shù)據(jù)鎖存器)

　　由4個(gè)NAND組成，輸入信號(hào)有D(DATA)和E(ENABLE)，輸出信號(hào)有Q和/Q。

　　工作邏輯：E 為 0 時(shí)保持前一個(gè)數(shù)據(jù)，E 為 1 時(shí)將輸入 D 的數(shù)據(jù)輸出到 Q。E為1時(shí)輸入的 D 直接通過 Q 輸出。

　　D鎖存器構(gòu)成以及電路組成如下：

　　真值表：

　　(3)D觸發(fā)器

　　D 鎖存器和 NOT 門組合，可以實(shí)現(xiàn)依據(jù)時(shí)鐘信號(hào)同步并保存數(shù)據(jù)的 D 觸發(fā)器。

　　D 觸發(fā)器有 D(Data) 和 C(Clock) 兩個(gè)輸入信號(hào)，Q 和兩個(gè)輸出信號(hào)。

　　D觸發(fā)器電路組合如下圖所示。

　　D觸發(fā)器的電路符號(hào)：

　　工作邏輯：當(dāng) D 觸發(fā)器的 C 為 0 時(shí)，前端 D 鎖存器輸出信號(hào) D 的值，后端 D 鎖存器保持之前的數(shù)據(jù)。當(dāng) C 為 1 時(shí)，前端 D 鎖存器保持之前的數(shù)據(jù)，后端 D 鎖存器將前端 D 鎖存器保持的數(shù)據(jù)直接通過 Q 輸出。

　　D觸發(fā)器由于原理和構(gòu)造簡單，廣泛應(yīng)用于同步電路。

　　擴(kuò)展知識(shí)：《建立時(shí)間與保持時(shí)間》

　　D 觸發(fā)器是由時(shí)鐘信號(hào)的邊沿來觸發(fā)數(shù)據(jù)的存儲(chǔ)動(dòng)作的。因此，需要在時(shí)鐘沿前后一段時(shí)間內(nèi)將輸入信號(hào)穩(wěn)定下來。如果在時(shí)鐘變化時(shí)輸入信號(hào)也在變化，很可能無法正確存儲(chǔ)數(shù)據(jù)。因此，為了讓 D 觸發(fā)器正確存儲(chǔ)數(shù)據(jù)，需要有建立時(shí)間(setup time)和保持時(shí)間(hold time)兩個(gè)基本條件。

　　建立時(shí)間是在時(shí)鐘變化前必須穩(wěn)定輸入信號(hào)的時(shí)間，而保持時(shí)間是時(shí)鐘變化后必須穩(wěn)定輸入信號(hào)的時(shí)間。

　　同時(shí)遵守建立時(shí)間和保持時(shí)間，就可以讓 D 觸發(fā)器正確的存儲(chǔ)數(shù)據(jù)。具體的時(shí)序圖如下所示：

　　9、組合邏輯電路和時(shí)序邏輯電路

　　數(shù)字電路可以分為組邏輯合電路和時(shí)序邏輯電路兩種。

　　(1)組合邏輯電路

　　組合邏輯電路是指輸出值僅由輸入信號(hào)的狀態(tài)決定的電路，不依賴于過去的輸入。從電路組成上來看，只包含門電路，不包含存儲(chǔ)元件。

　　(2)時(shí)序邏輯電路

　　時(shí)序邏輯電路是指輸出值同時(shí)依賴于現(xiàn)在和過去輸入信號(hào)的邏輯電路。

　　從電路組成上來看，時(shí)序邏輯電路等于組合邏輯電路+存儲(chǔ)電路。

　　從工作邏輯上來看，輸出狀態(tài)必須反饋到輸入端，與輸入信號(hào)共同決定組合邏輯的輸出。